|
| Home >> 기술공유 > 마이콤제어 |
| Total 38 (11/38) | |
| 부록을 포함하여 총 38강좌로 구성되어 있습니다. 책을 읽듯이 앞페에지부터 사용하십시요 | |
|
제3장 게이트회로 - 2강 2. 플립 플랍(Flip Flop) 2-1. RS-플립플롭 플립플롭이란 쌍안정 멀티바이브레이터(bistable multivibrator)를 말하며, 0과1의 안정된 상태가 출력에 나타난다. 이 때, 2개의 출력은 항상 상반된 결과를 보이며, 한쪽의 출력을 Q 라 하면 다른 한쪽의 출력은 Q가 된다. 플립플롭은 메모리(기억) 소자로 사용되며, 주파수를 분할하거나 계수기(counter)등에 폭넓게 이용된다. 가장 간단한 RS플립플롭은 2개의 NAND 게이트나 NOR 게이트만으로 구성할 수 있다. 그림 3-9에 NAND게이트로 만든 기본 RS플립플롭 회로(a)와 논리 기호(b)를 나타내었다.  2-2. JK-플립플롭 JK-FF은 클록형 RS플립플롭과 AND게이트로 구성된다. RS-FF에서는 S=1, R=1인 입력이 들어오면 금지 조건이 되기 때문에 이러한 입력이 가해지지 않도록 주의해야 한다. 그러므로 JK-플립플롭에서는 J=1, K=1인 입력에 대해서도 확실한 출력 상태를 나타낼 수 있도록 기본적인 논리 회로는 아래의 그림과 같고, 우선 클록 펄스 C=0이면 플립플롭의 입력이 어떤 경우에도 출력은 그대로 유지하게 된다. 그리고 클록 펄스 C=1일 때 동작 상태는 그림 3-10와 같다. ① J=0, K=0일 때에도 플립플롭은 그대로 있게 된다. ② J=0, K=1일 때에는 초기 상태 Qn=0인 경우와 Qn=1인 경우가 다르다. 먼저, Qn=0이면 플립플롭은 이미 리셋 상태에 있으므로 클록이 들어와도 변화가 없다. 만일, Qn=1이면 K=1, Qn=1이므로 플립플롭의 입력 R=1이 되어 리셋 상태로 전환하게 된다. 즉, Qn+1=0으로 된다. ③ J=1, K=0일 때에 초기 상태가 Qn=0인 경우와 Qn=1인 경우가 다르다. 먼저, Qn=0이면 J=1, =1 이므로, 플립플롭의 입력 S=1이 되어 Qn+1=1로 세트된다. 또, Qn=1이면 플립플롭의 상태는 그 전의 상태 그대로 유지한다. ④ J=K=1일 때에는 Q와 의 출력 상태가 어느 입력 AND게이트를 열어 줄 것인지에 따라 결정된다.  2-3. D-플립플롭 일반적으로, 어떤 데이터의 일시적인 보존이나 디지털 신호의 지연 작용 등의 목적으로 많이 사용되는 회로이다. 데이터의 입력 신호 D가 그대로 출력 Q에 전달되는 특성을 가지고 있다. 그리고 D입력에 주어지는 상태를 클록의 상승 에지에서 받아들여 출력으로 내보낸다.  D플립플롭의 동작 상태를 설명하면 다음과 같다. 클록 펄스 C=0일 때 D=X의 값에 관계없이 Qn+1=Qn이다. 입력 D는 출력에 아무런 영향도 끼치지 않는다. D=1이고, 클록 펄스의 상승 에지에서 Qn+1=1, 즉 D=1의 입력이 출력을 세트시킨다. D=0일 때에는 클록 펄스의 상승 에지에서 Qn+1=0, 즉 D=0의 입력이 출력을 리셋 시킨다. 이러한 작용으로 클록에 의하여 입력 D의 상태를 기억 또는 지연시킬 수 있다. 2-4. T-플립플롭 T-FF은 JK-FF의 두 입력을 한데 묶어서 하나의 입력으로 만든 것이다 이 회로는 JK-FF의 동작 상태 중에서 입력 모두 "1"인 경우만을 이용하는 플립플롭이다.  진리표에서 알 수 있듯이, T플립플롭의 입력 T=0이면 출력 Q는 변하지 않는다. 즉, Qn+1=Qn이다. 그리고 입력 T=1이면 J=K=1인 JK플립플롭과 같이 동작하여 출력 Q의 상태가 반전된다. 즉Qn+1=이다. 그러므로 T플립플롭은 클록 펄스가 가해질 때마다 출력 상태가 반전한다. 이러한 동작을 토글 또는 스위칭 작용을 함으로 일반적으로 계수기에 많이 사용된다. |
|||
 | |||
|
[1]...[PRE][11][12][13][14][15][16][17][18][19][20][NEXT]...[38] |