|
| Home >> 기술공유 > 마이콤제어 |
| Total 38 (19/38) | |
| 부록을 포함하여 총 38강좌로 구성되어 있습니다. 책을 읽듯이 앞페에지부터 사용하십시요 | |
|
제6장 8051 하드웨어 설계- 1강 1. 마이컴 설계의 기초 마이컴 설계를 위해서는 마이컴의 기본 구조를 숙지 하여야 한다. 어떤 종류의 마이컴도 그 기본구조는 모두 동일하다. 그러므로 한가지 종류의 마이콤의 기본구조를 완전히 익히면 각각의 프로세서에 대한 설계가 가능할 것이다. 단지 각각의 프로세서마다 레지스터와 데이터의 형태와 길이가 다소 차이는 있지만 그러한 것들은 프로세서 메이커에서 제공되는 데이터 북을 이용하여 해결할 수 있으리라 본다. 그림 6-1을 보면 기본적인 마이콤의 주변회로에 대하여 보여주고 있다. 데이터들이 8bit 의 구조로 되어 있다는 것을 알 수 있을 것이다. 먼저 마이컴의 핵심부분인 CPU와 함께 메모리(Memory) 가 연결되어 있고 마미컴과 외부장치의 데이터 전송을 위하여 입출력 장치(I/O Device)가 존재하는 것을 볼 수 있다. 여기에서는 CPU 와 메모리간에 데이터 전송을 위하여 8개의 데이터 라인(Bus) 이 마련되어 있고 CPU 와 입출력 장치들을 위하여 각각 데이터 라인이 연결되어 있는 것을 볼 수 있다. 또 CPU 가 메모리를 선택할 것인지 I/O를 선택할 것인지를 결정짓고 결정된 장치들로부터 데이터를 보낼 것인지 읽어 들일 것인지 등의 여부를 위한 콘트롤 선(Control Bus)도 준비되어 있다. 마지막으로는 각각의 장치에 번지(Address)를 할당하는 데 사용하기 위하여 각각의 장치에 공통으로 연결하는 어드레스 선(Address Bus)가 준비되어 있다. 우리가 여기서 눈여겨 볼점은 3가지 종류의 선(Bus)가 나오는 데 이들을 정리하면 다음과 같다 ☞ 데이터선 : CPU가 지령을 수행하고 각각의 장치들의 상태를 파악하기 위하여 메모리 간, I/O 간, CPU 와 각 장치들간에 연결 ☞ 콘트롤선 : CPU와 각 장치들로 부터의 상태 및 신호제어 ☞ 주소선 : CPU와 각 장치들간의 어드레스 할당 및 통신을 위한 선  2. 8051의 기초회로(리셋회로 / 발진회로 / 메모리 사용자 정의 회로) 설계  1) EA 단자의 설계 : 전원전압 +5 volt 가 인가 되어 있으면 내부 4k ROM 과 외부 60k ROM 을 사용할 수 있고 접지전압(0 volt)을 인가하면 내부 4k ROM 과 외부 60k ROM을 사용할 수 없고 외부의 최대 64k Memory를 사용할 수 있다 본 회로설계에서는 보편적으로 사용되는 회로기법을 사용하였는데 헤더점퍼핀 JP1을 연결시키면 0 volt 가 인가되고 끊어 버리면 +5 volt가 인가 된다. 2) 외부발진소자 : 8051 8bit CPU 로서는 가장 이상적인 머쉰 사이클을 발휘할 수 있는 크리스탈 11.0592 MHz를 장착하고 잔류 Noise 를 제거하기 위해 세라믹 콘덴서 33pF을 회로도와 같이 구성한다 3) Reset 회로 : 전원투입시 전원리셋에 이용되기 위하여 Power On Reset 회로를 채용했다. 리셋 스위치는 사용자가 필요시점에 시스템의 초기화 및 재시작을 목적으로 사용한다. 4) 인터럽트 및 타이머단자 : 점퍼 헤드 JP2를 사용하여 2개의 인터럽트 단자와 2개의 타이머단자를 구성하여 차후 실험이나 시스템의 개발시 배선의 편의성을 도모했다. 5) P1 단자 : 8 bit의 LED 구동실험을 위하여 풀업저항을 이용하여 회로를 구성하였다. LED 구동을 위해서는 P1단자에 LOW 신호를 인가하면 어레이 저항에 연결된 전원(Vcc)을 타고 CPU 쪽으로 전류가 흘러 LED 가 점등하는 것이다 3. ROM 인터페이스 8051 에 ROM을 연결하기 위해서는 어드레스 라인(A0 ～ A14), 데이터 라인(D0 ～ D7), 제어선(RD, PSEN) 이 필요하다. 여기서 8051 의 포트 0번은 어드레스 하위 8bit 와 데이터 버스 8bit를 공용해서 사용하므로 한 핀에서 두 가지 성질의 선을 분리시켜 주어야 한다. 인텔의 8051 마이크로프로세서는 이들 선을 분리시켜 주기위해 ALE(Address Latch Enable)단자가 마련되어 있다. 이때 어드레스 래치용으로 74LS373, 74HC573 이용된다.  74HC573의 OC(Output Control)단자는 GND 에 연결하고 C(Control) 단자에 “ 0 ” 또는 “ 1 ”신호를 가하므로써 D1 ～ D8 에 입력된 신호가 Q1 ～ Q8 에 그대로 출력되거나 C 의 신호가 변경되기 이전의 입력상태가 그대로 유지된다.  이러한 74HC573 의 OC 단자에는 “ 0 ”의 신호를 가하여야 하기 때문에 GND 단자에 연력하여 주고 D1 ～ D8 의 단자들은 CPU 의 포트 0과 직접연결을 수행한다. 그리고 C 단자에 CPU 의 ALE 단자와 연결하여 어드레스의 신호는 74HC573 의 D 단자를 통하여 Q 단자로 출력되고 이 출력신호의 상태는 다음의 ALE 신호가 들어올 때까지 그대로 유지된다. EPROM은 메모리의 사이즈에 따라서 핀수가 결정되는데 여기서는 27C256을 사용하고 그 명칭을 부여하는 방법은 다음과 같다. 27 - EPROM (28 -> EEPROM) 256 - ROM의 크기(256Kbit = 256/8 = 32KByte)  3-2. A0 ～ A14 어드레스 설정을 위한 입력단자로 8051 의 포트 0 이 74HC573을 통하여 ROM 의 A0 ～ A14단자로 연결된다 3-3. DO0 ～ DO7 메모리영역이 저장되어 있는 데이터가 입,출력되는 단자로 8051의 포트 0에 직접 연결한다 3-4. CE (Chip Enable) LOW 신호가 입력되어야 ROM 이 액티브 되어서 데이터를 읽을 수 있고 어드레스 맵을 이용하여 선택신호로 제어된다 3-5. OE (Out Enable) 메모리에 저장되어 있는 데이터를 출력할 때 LOW 신호를 인가하여 주어야 한다. 본 회로에서는 리드 사이클 때에 액티브 되도록 PSEN 에 연결하였다. 3-6. VCC : IC 구동전원을 인가하는 단자(+5 volt) 3-7. Vpp : 롬의 메모리 공간에 작성한 프로그램을 입력할 때 이용되고 ROM 의 기능으로만 사용시 에는 +5 volt에 연결한다 3-8. GND : IC 구동전원을 인가하는 단자로 접지단자에 연결한다. 4. RAM 인터페이스 RAM 도 ROM 과 같이 메모리의 크기에 따라 핀수가 결정되고 여기서 사용되는 32KByte 메모리는 다음과 같은 방법으로 번호를 부여한다 62 - RAM 256 - RAM의 크기(256Kbit = 256/8 = 32KByte)  4-1. A0 ～ A14 어드레스 설정을 위한 입력단자로 8051 의 포트 0 이 74HC573을 통하여 RAM 의 A0 ～ A7단자로 연결되고 8051 의 포트 2가 직접 A8 ～ A14로 연결된다. 4-2. I/O0 ～ I/O7 메모리영역이 저장되어 있는 데이터가 입,출력되는 단자로 8051의 포트 0에 직접 연결한다 4-3. CS (Chip Selcet) : 칩 선택을 위해 입력되는 단자로 CS단자에서 LOW 신호가 인가되어야 동작이 가능하다. 8051에서 나온 어드레스 라인들을 GAL16V8(PLD)을 통하여 어드레스 디코딩된 출력을 이 단자에 연결한다. 4-4. OE (Out Enable) : 아웃 인에이블 입력으로서 CS에 LOW 신호가 인가되었을 경우에 OE 단자에 LOW 신호를 인가하면 저장되었던 데이터가 출력된다. 4-5. WR (Write Enable) : 라이트 인에이블 입력, CS 에 LOW 신호가 인가됐을 때 WR단자에 LOW 신호를 인가하면 메모리에 데이터를 저장할 수 있다. 여기서는 8051의 WR 신호단자에 연결한다. |
|||
 | |||
|
[1]...[PRE][11][12][13][14][15][16][17][18][19][20][NEXT]...[38] |