기술공유  질의응답  자료실  마이콤제어	Home >> 기술공유 > 마이콤제어 Total 38  (18/38) 부록을 포함하여 총 38강좌로 구성되어 있습니다. 책을 읽듯이 앞페에지부터 사용하십시요 제5장 8051 마이크로프로세서 - 2강 2. 8051의 개요 8051 은 1980년 인털에서 개발한 세계최초의 8bit 마이크로 프로세서로서 1993년 기준으로 1억 3천만개가 판매된 세계에서 가장 널리 쓰는 LSI 이다. 이제는 인털뿐만 아니라 우리나라를 포함한 많은 반도체 업계에서 다양한 성능의 호환칩을 생산하는 가장 범용적인 콘트롤러가 되었다. 표 5-2는 인텔에서 발표한 8051의 MCS-51 패밀리이다. 8051 마스크형은 개별적으로 시판되지 않는다. 즉 내부 메모리에 프로그램을 사용자가 직접 넣을 수 없다. 8051을 사용하기를 원한다면 최소 생산분량의 칩(약 1,000 개 또는 10,000 개)을 주문하면서 내부 메모리(ROM)를 채울 사용자의 프로그램을 작성하여 칩 생산시 메이커에게 제공하여야 한다. 이에 반해 8031은 내부에 메모리가 없기 때문에 외부에 메모리를 연결하여 사용해야 하는데 이렇게 되면 회로 구성이 복잡해지고 기판 사이즈가 커지는 불편이 있다. 그러나 시스템에 별다른 문제가 발생되지 않는다면 일반적으로 저렴한 8031을 많이 이용한다. 또 8751과 같이 내부에 EPROM을 내장한 방식의 칩을 사용하는 방법도 있다 EPROM은 자외선으로 소거가 가능하므로 내부에 프로그램을 변경하거나 삭제시에는 별도의 이레이져(Erase)라는 장비가 필요하다. 8051의 세컨드 소스 중에는 아트멜(ATMEL)사에서 발표한 Flash 메모리를 내장한 칩(AT80C51)이 있는데 기존의 구조와 기능면에서 인텔의 8051 계열과 동일하므로 편하게 사용할 수 있다. 플래쉬 메모리는 전기적으로 내부의 내용을 삭제하고 쓸 수 있으므로 어떠한 칩보다도 사용이 편리하다. 다음 표 5-3은 아트멜 사에서 공급되는 Flash MCU 의 특징요약이다. MCS-51 마이크로 컨트롤러의 주요특성 요약 ◇ 제어 응용에 적합한 8비트형 원칩 마이크로컴퓨터 ◇ 광범위한 비트 로직 부울가능한 프로세서 능력 ◇ 32기(4 그룹 x 8bit) 의 양방향성 입출력 핀 ◇ 128 바이트의 데이터 RAM 내장 ◇ 2개의 16비트 타이머/카운터 ◇ 완전 이중 UART(Universal Asynchronous Receiver & Transmitter) ◇ 프로그래밍 가능한 5개의 인터럽트 신호 ◇ 클록 발진기 내장 ◇ 4KB 내부 프로그램 메모리 (ROM) ◇ 64KB 외부 프로그램 메모리 어드레스 영역 ◇ 64KB 외부 데이터 메모리 어드레스 영역 3. 8051의 내부구조 그림 5-5는 8051(PDIP Type)의 핀 배치도 이다. PDIP 형은 핀의 수가 44개이며 또 같은 모델이면서 핀의 수가 68개이면서 정방형으로 넓적한 형태의 칩이 있는데 이것을 PLCC 타입이라고 한다 일반적으로 가장 많이 사용하는 것은 PDIP 형이다 그림 5-6에서는 8051의 내부 간략도를 보면 입출력 포트가 연결되어 있고 내부의 클록 발진기(OSC)가 구동되기 위해서 크리스탈과 콘덴서가 연결되어 있다. 또한 2개의 외부 인터럽트를 받을 수 있는 단자가 제공되며 프로그램이 가능한 2개의 통신단자(TXD, RXD)가 있다. 그 외에 128바이트의 데이터 메모리와 4096바이트의 프로그램메모리가 존재함을 볼 수 있으며 두 개의 16비트 타이머/카운터가 존재한다는 것도 알 수 있을 것이다. 4. 8051의 핀 기능 및 구조 4-1. 포트 0(P0.0 ～ P0.7) 8비트의 단자내부에는 풀업저항이 없어서 회로설계시 포트 0단자에서 나가는 신호는 풀업저항(어래이 저항 4.7 k)을 이용해서 풀업을 하여야 한다. - 8비트 오픈 드레인 방식으로 양방향 입출력 단자 - 각 비트는 독립적으로 입,출력에 사용될 수 있다. 출력으로 사용시에는 각 핀은 8개의 LS TTL을 구동 할 수 있다 - 외부에 메모리(ROM, RAM)로 연결할 때에는 어드레스신호와 데이터신호가 함께 나오는 AD0 ～ AD7 라인으로 사용된다 - 내부의 EPROM에 데이터를 라이트할 경우에는(8751의 경우) 데이터 버스로 사용된다 - 외부에 메모리를 연결하지 않았을 때에는 범용 입출력 포트(I/O)로 사용할 수 있다 4-2. 포트 1(P1.0 ～ P1.7) 내부적으로 풀업이 되어 있어서 별도의 풀업회로를 필요로 하지 않는다. - 내부 풀업이 되어 있는 8비트 양방향 입출력 단자이고, 출력으로 사용시 4개의 LS TTL 을 구동할 수 있는 범용 입출력 단자이다. - 내부의 EPROM에 데이터를 라이트할 때에는 어드레스 버스 A0 ～ A7로 이용된다 4-3. 포트 2(P2.0 ～ P2.7) 내부적으로 풀업이 되어 있어서 별도의 풀업회로를 필요로 하지 않는다. - 내부 풀업이 되어 있는 8비트 양방향 입출력 단자이고, 출력으로 사용시 4개의 LS TTL 을 구동할 수 있는 범용 입출력 단자이다. - 내부의 EPROM에 데이터를 라이트할 때에는 상위 어드레스 버스 A8 ～ A15로 이용된다 4-4. 포트 3(P3.0 ～ P3.7) 내부적으로 풀업이 되어 있어서 별도의 풀업회로를 필요로 하지 않는다. - 내부 풀업이 되어 있는 8비트 양방향 입출력 단자이고, 출력으로 사용시 4개의 LS TTL을 구동할 수 있는 범용 입출력 단자이다. - 이 포트는 입출력 단자의 기능외에 표5-4 와 같은 기능이 있다 4-5. 포트 EA / Vpp(External Acess Enable / V Peak - Peak) - EA 입력은 사용자가 정의하는 기능으로 외부 ROM을 사용할 것인가 아니면 내부 ROM을 사용할 것인가를 EA 단자의 입력상태에 따라 정의할 수 있다 ☞ EA = LOW(" 0 ") : 0000 ～ 0FFFh 외부 ROM 사용 ☞ EA = HIGH(" 1 ") : 0000 ～ 0FFFh 내부 ROM 사용 - 내부 EPROM을 프로그래밍하는 동안에 기준전원 외에 높은 전원을 입력하여야 하는데 이 단자가 그와 같은 전원이 들어가는 단자인 것이다. (즉, Vpp 는 내부 EPROM 에 프로그램하는 동안 전원(Vpp)을 입력하는 단자이다. ☞ 8751H 의 경우 : +21 volt ☞ 87C51H, 8751BH, 87C51 의 경우 : +12 volt 4-6. Reset 단자 입력은 액티브 HIGH 이므로 이 신호는 마이크로프로세서의 모든작업을 중지하고 초기화 상태로 돌아가서 처음부터 모든작업을 다시 시작하게 된다. 그림 5-7 은 인텔에서 추천하는 리셋처리회로이다. 4-7. ALE/PROG(Address Latch Enable Output/Program Pulse Input) ALE 신호는 액티브 HIGH 로 출력되고 외부의 메모리소자(ROM, RAM)와 인터페이스를 할 때 데이터와 어드레스신호 (어드레스 하위신호를 래치하기 위해 [A0 ～ A7])를 구분하기 위하여 발생되는 신호이다. 즉 74LS573의 Enable G(11번 Pin)단자로 입력되어 어드레스와 데이터가 같이 나오는 P0 포트(AD Bus)의 신호선들을 어드레스와 데이터로 구분해 주는 것이다. 4-8. PROG신호 액티브 LOW 로 입력되는 신호로 이는 내부 EPROM을 프로그램할 때 사용된다. 즉, EPROM 에 프로그램을 입력시키는 동안 프로그램 펄스가 입력된다. 4-9. PSEN(Program Strobe Enable) CPU가 외부 메모리로부터 데이터를 읽어 들여와 동작하는 단자로 액티브 LOW 신호이다. 각 머쉰 사이클에서 두 번 출력되며 ALE 신호의 하강 모서리에서 포트 0(AD0 ～ AD7)으로부터 나오는 값은 어드레스로 사용된다. 4-10. XTAL1 입력단자이며 발진기 증폭기가 인버팅 되어서 입력된다. 4-11. XTAL2 출력단자이며 발진기 증폭기가 인버팅 되어서 출력된다. 4-12. Vpp(+5 volt) / Vcc(+5 volt) : 전원단자로 +5 volt 전원에 연결한다 4-13. Vss(GND) : 접지단자로 GND(Ground)에 연결한다 5. 메모리 공간 8051의 메모리 공간은 그림 2.1에 보인 바와 같이 64K바이트의 프로그램 메모리와 256바이트의 내부 데이터 메모리, 그리고 64K바이트의 외부 데이터 메모리등 3개의 독립 공간으로 구성되어 있다 5-1. 프로그램 메모리(ROM) 프로그램 메모리는 마이크로프로세서의 구동 프로그램이 들어가는 곳으로 64K 바이트 공간내의 하위 4K 바이트를 8051에 내장된 ROM에 할당하고 EA 단자를 "H"레벨로 하면 어드레스 0000H～FFFH의 호출은 내장 ROM에서 행한다. 어드레스 1000H 이상을 호출할 때는 자동적으로 확장버스에 의해 외부 ROM이 선택된다. 그러나, EA단자를 "L"레벨로 하면 0～FFFFH의 전 어드레스를 외부 ROM이 호출한다. 명령 실행속도는 외부 ROM이나 내부 ROM에 관계없이 변함없다. 만일 8051의 전체 프로그램이 4K바이트 미만이며, 내장 ROM 만을 이용하는 경우 내부 ROM의 최종번지 FFFH는 반드시 비워두어야 된다. 그렇지 않으면 8051은 1000H번지를 먼저 불러오게 되고 P0, P2 포트에 어드레스가 발생하여 오동작을 발생하게 된다. 5-2. 내부 데이터 메모리 (IDATA Memory) 256바이트의 내부 데이터 메모리 공간은 128바이트의 데이터 RAM영역과 128바이트의 특수기능 레지스터(SFR)로 분할되어 있다. 128바이트의 데이터 RAM영역은 범용레지스터(8레지스터 x 4뱅크)및 스택영역을 가지고 있으며, 또 RAM상의 128비트는 직접 호출이 가능하다. 스택의 크기는 스택 포인터가 8비트로 되어 있어 내부 데이터RAM의 한계에 따라 결정된다. 그림 5-10은 내부데이터 메모리의 구성도이다. ◇ 데이터 메모리의 영역 ☞ 128바이트의 사용자 메모리 영역 (데이터 RAM 영역) ☞ 128바이트의 특수기능 레지스터 영역(SFR : Special Function Register) 128바이트의 특수기능 레지스터 영역에는 프로그램 카운터, 범용레지스터 이외에 전체 21개의 레지스터로 구성되어 있다. 특수기능 레지스터 영역내의 레지스터는 크게 8051의 소프트웨어 제어 및 연산에 사용되는 레지스터와 내장된 주변기기를 제어하는 레지스터등 2가지로 나눌수 있다. 표 5-4 에 특수기능 레지스터군에서의 레지스터 맵을 나타내었다. SFR중 소프트웨어의 제어 및 연산에 사용되는 레지스터는 ACC, B, DPTR, PSW, SP 로 5가지이다. ACC : 일반적인 8비트 어큐뮬레이터. B : 8비트의 범용레지스터로서 어큐뮬레이터와 조합함으로써 승산 및 제산이 가능하다. DPTR : DPH, DPL로 구성된 16비트 길이의 포인터로서 외부 데이터 메모리와의 데이터 전송, 프로그램 메모리에서의 정수전송, 또 ACC와 조합하여 테이블 점프등이 가능하다. PSW : 캐리, 보조캐리, 0V플래그, 패리티의 연산 플래그, F0라는 범용 유저 플래그, 범용 레지스터의 뱅크를 지정하는 RS1으로 구성된다. SP : 8비트 길이의 스택포인터로서 내부 RAM상의 스택 어드레스를 나타낸다. 주변기기의 제어를 행하는 레지스터로는 타이머/카운터용으로 TH1, TL1, TH0, TL0, TC ON, TMOD가 있고, 시리얼 포트용으로 SBUF, SCON, PCON이 있으며, 인터럽트 제어용으 로는 IE, IP가 있다. 뿐만 아니라 I/O포트(P0～P3)에 대응하는 레지스터도 있는데, 이는 대응하는 레지스터에 데이터를 라이트 함으로써 포트로 출력되고, 리드 함으로써 포트의 상태 를 입력한다. 5-3. 외부 데이터 메모리 ( XDATA Memory ) 외부 데이터 메모리는 칩 외부에 RAM을 확장해서 최대 64K바이트까지 사용할 수 있으며, MOVX명령의 실행으로 호출된다. 이 경우 주소 0000h와 FFFFh사이에서는 어느 곳이든 주소 지정이 가능하다. 5-4. 8051 외부 메모리 확장 외부 메모리는 프로그램 메모리와 데이터 메모리를 독립하여 각각 최대 64KB 까지 확장이 가능하다. 외부 메모리의 확장은 P0포트, P2포트 및 메모리 제어용 신호포트를 이용한다. P0포트는 외부 메모리의 하위 바이트 어드레스 출력과 바이트 데이터의 입출력 을 담당하고 P2포트는 외부 메모리의 상위 바이트 어드레스를 출력 한다. 제어신호는 ALE, PSEN, RD, WR등 4종류가 있다. ALE는 외부메모리에 어드레스를 래치하기 위해 사용한다. 또 PSEN은 외부 프로그램 메모리를 선택함을 지시하고 RD는 외부 데이터 메모리에 대해 P0포트가 데이터를 입력 및 출력하도록 한다. ALE신호는 내부/외부 프로그램 메모리를 읽어내기 위해 6클럭 마다 발생하고, PSEN도 외부 프로그램 메모리를 리드하는 시점에서 6클럭 마다 발생한다. 외부 데이터 메모리를 호출하는 경우에도 ALE 및 RD, WR이 12클럭마다 발생한다. CPU가 외부 데이터 메모리를 호출하지 않으면 ALE는 6클럭 마다 발생하는데, 외부 클럭을 사용할 수 있다. 또 외부 데이터 메모리를 이용하는 경우는 ALE와 RD, WR를 OR결합하여 6클럭마다 외부 클럭을 얻는것이 가능하다. 외부 프로그램 메모리를 확장하는 경우의 구성과 외부프로그램 메모리 호출의 버스 사이클 타이밍을 그림 5-12 에 보인다. 8051의 1명령 사이클은 T1～T12의 12사이클로 구성된다. 프로그램 메모리 버스 사이클은 T1～T6의 6사이클로 구성되는데, 1명령 사이클은 반드시 2바이트를 호출하게 된다. 리드 사이클은 ① T2에 동기되어 출력하는 ALE(어드레스 래치신호)로부터 개시되고, ② 외부에는 이 ALE의 하강 파형에 의하며, ③ ②의 시점에서 버스상에 출력되어진 어드레스 신호를 래치할 수 있다. ④ T5가 되면 버스는 플로팅(floating)이 되며, ⑤ PSEN(프로그램 메모리 제어신호)이 출력되고 프로그램 메모리가 선택된다. ⑥ 잠시후에 명령 출력이 확정되고, ⑦ CPU는 PSEN의 출력을 만든다. ⑧ 메모리는 비선택된다. ⑨ 버스는 다시 플로팅된다. 5-5. 프로그램 카운터(Program Counter ; PC) 프로그램 카운터 공간이란 특수기능 레지스터 영역이나 내부 데이터 RAM에 포함되지 않는 독립 16비트 레지스터이므로 독립된 하나의 메모리 공간으로서 사용한다. [1]...[PRE][11][12][13][14][15][16][17][18][19][20][NEXT]...[38] 선택 작성자 글제목 본문내용    검색어     Copyright ⓒ All rights reserved